업무 상, 프리랜서 한 분의 코치 아래 무작정 배워야했던 Layout.
일차적으로 Astro Tool을 가지고 Auto P&R을 해봤다고는 말할 수 있을 거 같다... :)
그런 의미로( 사실 잊지 않기 위해..) 간단히 Flow를 기술해보고자 한다.
자세한 건 나눠서 포스팅하려고 한다.( 꼭 해야 하는데..ㅠㅠ)
우선적으로 Layout을 하려면 준비된 몇 가지가 있어야 한다.
1. Synthesized Netlist
2. SDC( Synopsys Design Constraint) File
하나는 Layout에 사용될 Cell들이 기술된 것이고, 다른 하나는 어떤 식으로 Place 및 Route를 해라는 Guide니까.
아무튼 준비를 마치고 이제 시작해보자. 참고로 필자가 개인적으로 나눠본 Flow인데 크게 6가지로 나눌 수 있을 거 같다.
Environ. Setup -> Prototype -> Place -> CTS( Clock Tree Synthesis) -> Route -> Finishing Process
그럼 본격적으로 시작해보자.
대락 이런 Flow로 요약할 수 있겠다.
무엇보다 Eng'r에게 Target Project별로 요구되는 Skill이 별도 있을 것이나 이 Flow에 크게 벗어나지는 않을 것이다.
이 글이 Eng'r에게 무엇보다 도움이 되길 바라며, 궁금한 건 서로 댓글로 교류해보자.
Danke Schön!
'Semiconductor' 카테고리의 다른 글
Prototype with Astro (0) | 2013.05.17 |
---|---|
Environ. Setup with Astro (0) | 2013.05.16 |
BindKeys @Astro (0) | 2013.05.11 |
Dump @Astro (0) | 2013.05.11 |
LVS( Layout versus Schematic) (0) | 2013.03.26 |