2013. 3. 26. 15:03


Analog Eng'r이거나 Layout Eng'r라면 우스워보일 하지만 Logic Eng'r였던 내겐 이렇게 정리하지 않으면 잊혀질 듯 해서 Post!


사실 몇 백만에서 몇 천만 Gate를 넘나드는 Digital Circuit 설계 측면으로 보면 LVS에 대해 알 필요도 없을 거 같다.

굳이 Schematic으로 변환하지도 않을 것 같고( 이 부분은 정확하게 확인을 못 했음. Layout Eng'r 알려주면 Vielen Danke!)

만약 그렇다고 하더라도 Layout 수준에서'만' 뭔가를 Modify하지는 않을 테니까!


하지만 나의 경우는 Team을 이뤄 Mixed IC를 개발하는 Logic Eng'r이고 실제 Fab.에서 제공하는 Standard Cell Library를 가지고 설계한 DB를 Manual P&R( 이 부분은 고민인 것이 Efficiency 측면으로 볼 때 Auto P&R과 큰 차이 없을 것으로 사료.)로 Layout 해야하는 상황이기 때문에 Layout to Schematic이 제대로 되었는지 반드시 검증해야봐야 한다.


그럼 일단 시작하자!



'Semiconductor' 카테고리의 다른 글

Environ. Setup with Astro  (0) 2013.05.16
Auto P&R Flow  (0) 2013.05.15
BindKeys @Astro  (0) 2013.05.11
Dump @Astro  (0) 2013.05.11
LVS( Layout versus Schematic)  (0) 2013.03.26
RTL to Schematic, and then Layout  (4) 2013.03.21
Posted by IT 탐정 IT 탐정

댓글을 달아 주세요