2013. 5. 18. 14:38


CTS까지 끝났다. 이제 Route만 하면 필자가 그렇게 원하는 Layout 결과물이 나온다. ㅋㅋㅋ


5. Route

5-1. Check Design for Routing

5-2. Preroute Standard Cells( Power Routing)

5-3. Route


위와 같은 Step으로 진행할텐데 뭐 이것도 Tool이 알아서 해주는 거고 필자는 Goal에 맞는 Option을 설정해주었는지 제대로 확인하고 결과물의 Log를 분석한 후 이상없는지 철저하게 검증하면 되는 것이다.



이제 마지막으로, Antenna 작업과 Filler 추가 작업 등의 Minor한 Work가 남았을 뿐.

Layout이 종료되었다고 해도 무방할 정도의 결과물을 얻었다.

마지막으로 다음 Post에서 Antenna / Filler / Verilog-Out / GDS-Out / SPEF-Out 등에 대해 기술하겠다.


Danke schön

'Semiconductor' 카테고리의 다른 글

Last Process @Astro  (0) 2013.05.19
Error Fix with Astro  (0) 2013.05.18
Route with Astro  (0) 2013.05.18
CTS with Astro  (0) 2013.05.18
Placement with Astro  (0) 2013.05.17
Prototype with Astro  (0) 2013.05.17
Posted by IT 탐정 IT 탐정

댓글을 달아 주세요